휴머노이드의 AI 칩은 데이터센터 GPU의 축소판이 아닙니다

결론부터 말하면, 2026년 휴머노이드의 온로봇 AI 기준선은 100B 거대모델이 아닙니다. 공개된 실물 사례는 2B~7B급 시각·언어·행동 모델을 느린 의미 계층에 두고, 10M~수억 파라미터의 행동·제어 모델을 200Hz와 1kHz의 빠른 계층에 배치합니다. 큰 모델 하나가 눈으로 보고 생각하고 모든 관절까지 직접 움직이는 구조가 아니라, 서로 다른 속도의 모델이 협업하는 구조입니다.

이 차이가 칩의 방향도 바꿉니다. 데이터센터 GPU는 거대한 배치와 학습을 위해 HBM 대역폭, 랙 전력, 냉각을 최대화합니다. 휴머노이드는 배치 1에서 지연을 줄이면서 카메라와 촉각 데이터를 계속 받고, 배터리와 표면 온도 안에서 작동하고, 고장이 나도 안전하게 멈춰야 합니다. 그래서 로봇용 NPU의 성패는 최고 TOPS보다 모델이 실제로 지원되는가, 필요한 메모리를 얼마나 자주 읽는가, 시스템 전력과 지연의 꼬리가 얼마나 안정적인가에서 갈립니다.

로봇은 큰 모델 하나가 아니라 세 개의 시계를 돌립니다

Figure의 첫 Helix는 7B VLM인 S2를 7~9Hz로, 80M visuomotor 모델인 S1을 200Hz로 구동했습니다. S2는 장면과 언어를 이해하고, S1은 최신 영상과 로봇 상태를 받아 관절 목표를 5밀리초마다 만듭니다. 두 모델은 저전력 임베디드 GPU 두 개에 나뉘어 비동기로 동작했습니다.

Helix 02는 그 아래에 10M 파라미터의 S0를 추가했습니다. S0는 균형, 접촉, 전신 협응을 맡아 1kHz, 즉 1밀리초마다 액추에이터 명령을 냅니다. 상위 모델이 컵을 집으라고 지시해도, 발이 미끄러지는 순간의 균형은 더 작고 빠른 제어기가 처리하는 구조입니다.

NVIDIA GR00T N1도 원리는 비슷합니다. 총 2.2B 모델이 행동 16개를 한 번에 만들어 120Hz로 소비하게 합니다. Physical Intelligence의 π0는 3B 시각·언어 모델과 300M 행동 전문가를 결합해 50개 행동을 묶음으로 생성합니다. 모델 추론이 제어주기보다 느려도, 미리 만든 행동 묶음을 빠른 제어기가 실행하는 방식입니다.

이 구조는 기존 글에서 다룬 VLA의 모듈 스택과 이어집니다. 이번에 중요한 추가점은 모델 구조의 분해가 곧 하드웨어의 분해라는 사실입니다. 시각·언어 추론, 행동 생성, 모터 제어, 안전정지를 꼭 같은 연산기에서 처리할 이유가 없습니다.

공개된 온로봇 모델은 4.5억에서 70억 파라미터에 모여 있습니다

현재 공개 근거를 넓혀 보면 작은 끝에는 Hugging Face의 SmolVLA가 있습니다. 450M 모델로 소비자급 하드웨어를 겨냥했고, 약 100M의 행동 전문가를 포함합니다. 휴머노이드 전신 제어를 증명한 사례는 아니지만 경량 VLA의 하한을 보여 줍니다.

가운데에는 2.2B GR00T N1, 3B GR00T N1.7, 3.3B π0가 있습니다. 큰 끝에는 Figure Helix의 7B S2와 OpenVLA의 7B가 있습니다. 공개된 실물·오픈 모델 사례만 놓고 보면 상위 의미·행동 계층은 대략 2B~7B, 빠른 행동·제어 계층은 10M~수억 파라미터가 현재 기준선입니다.

다만 “돌아간다”는 표현은 네 단계로 나눠야 합니다.

1. 가중치가 메모리에 들어갑니다.
2. 한 번의 추론이 목표 지연 안에 끝납니다.
3. 카메라·촉각·제어가 함께 돌아가도 지연이 흔들리지 않습니다.
4. 양자화 후에도 과제 성공률, 충돌률, 동작 품질이 유지됩니다.

첫 번째만 충족하고 나머지를 증명하지 못한 칩은 모델을 적재할 수 있을 뿐, 로봇을 안정적으로 움직인다고 말할 수 없습니다. 실제로 NVIDIA의 3B GR00T N1.7은 BF16 체크포인트가 약 7GB지만 공식 권장 VRAM은 16GB 이상입니다. 가중치 밖의 비전 특징, 활성값, 커널 작업공간, 런타임 여유가 필요하기 때문입니다. 같은 공식 벤치마크에서 카메라 1대와 4회 디노이징 조건의 전체 추론 속도는 AGX Thor 약 10.7Hz, Orin 약 4.6Hz였습니다. 3B 모델조차 200Hz나 1kHz 제어를 직접 닫지 못한다는 뜻입니다.

모델 메모리는 파라미터 수에 정직하지만 실제 시스템은 더 먹습니다

가중치의 원시 메모리 하한은 간단히 계산할 수 있습니다.

가중치 메모리 = 파라미터 수 × 정밀도 비트 ÷ 8

모델 규모	공개 사례 또는 성격	BF16	INT8	INT4	INT4 + 30% 여유
0.45B	SmolVLA	0.90GB	0.45GB	0.23GB	0.29GB
3.3B	π0	6.60GB	3.30GB	1.65GB	2.15GB
7B	Helix S2·OpenVLA	14.00GB	7.00GB	3.50GB	4.55GB
20B	미래 시나리오	40.00GB	20.00GB	10.00GB	13.00GB
35B	미래 시나리오	70.00GB	35.00GB	17.50GB	22.75GB
100B	미래 시나리오	200.00GB	100.00GB	50.00GB	65.00GB

마지막 열의 30%는 제품 사양이 아니라 런타임 여유를 보여 주기 위한 단순 시나리오입니다. 실제 여유는 모델 구조, 카메라 수, 컨텍스트 길이, 프레임워크에 따라 달라집니다. 또한 INT4 숫자는 용량 계산일 뿐, 그 정밀도에서 로봇의 손동작과 충돌 회피가 유지됐다는 증거가 아닙니다.

로봇에서는 LLM 서비스와 병목의 순서도 다를 수 있습니다. 짧은 명령과 짧은 컨텍스트에서는 KV 캐시보다 가중치, 비전 인코더 활성값, 반복 행동 생성, 센서 전처리가 더 클 수 있습니다. 카메라 네 대가 1080p RGB 영상을 초당 30장씩 보내면 압축 전 원시 데이터만 약 712MiB/s입니다. 이 데이터는 가중치처럼 한 번 올리고 끝나는 것이 아니라 계속 들어오고, ISP와 리사이즈, 크롭, 토큰화를 거칩니다.

NVIDIA의 Jetson 메모리 최적화 사례도 같은 점을 보여 줍니다. Qwen3 8B를 4비트 weight-only로 바꾸면 약 10GB를 회수할 수 있었지만, 전체 스택에는 런타임과 애플리케이션이 추가됩니다. 또 다른 2B VLM 파이프라인에서는 최적화 전 VLM이 6.6GB를 썼고, 전체 파이프라인은 최적화 뒤에도 4.5GB를 사용했습니다. 모델 파일 크기와 실제 시스템 메모리는 다릅니다.

데이터센터는 HBM 대역폭을 사고, 로봇은 배터리 시간을 삽니다

데이터센터와 로봇 가속기의 차이는 같은 AI 칩끼리의 세대 차이가 아닙니다. 최적화 목적이 다릅니다.

구분	데이터센터 GPU	휴머노이드 엣지 컴퓨팅
주 작업	대규모 학습, 높은 배치 추론	배치 1 추론, 센서 처리, 실시간 제어
메모리	HBM, 최대 대역폭과 GPU 간 확장	LPDDR·통합 메모리, 전력과 용량의 균형
전력·냉각	랙 전력, 강제 공랭·수랭	배터리, 밀폐 하우징, 표면 온도
데이터 흐름	저장된 학습·추론 데이터	카메라·촉각·관절 상태가 지속 유입
지연 목표	총 처리량과 평균 활용률	deadline, p99 지연, 안전한 정지
수명	서버 교체주기와 클러스터 운영	장기 부품공급, 현장 정비, 기능안전

NVIDIA HGX B200 플랫폼 데이터시트는 GPU 한 개당 180GB HBM3E와 최대 1,000W를 제시합니다. 8개 GPU의 합산 메모리 대역폭은 62TB/s이므로 GPU당 약 7.75TB/s입니다. 반면 Jetson Thor T5000은 128GB LPDDR5X, 273GB/s, 40~130W입니다.

메모리 용량만 보면 B200 한 개가 Thor의 1.41배입니다. 대역폭은 약 28.4배입니다. 데이터센터는 비싼 HBM과 큰 전력으로 매 순간 많은 가중치와 활성값을 옮기고, 로봇은 훨씬 낮은 대역폭에서 모델을 계층화하고 양자화하며 재사용해야 합니다. 두 제품의 전력 경계와 용도는 다르므로 TOPS/W를 직접 비교해서는 안 됩니다.

가중치를 한 번 모두 읽는다고 단순화하면 7B INT4의 3.5GB를 Thor의 273GB/s로 읽는 이론적 하한은 약 12.8밀리초입니다. B200에서는 약 0.45밀리초입니다. 실제 추론은 연산, 활성값, 센서, 커널 비효율 때문에 더 느립니다. 3B GR00T N1.7의 Thor 실측이 93.8밀리초였다는 점이 이 차이를 잘 보여 줍니다.

이 계산을 미래 모델에 적용하면 35B INT4 가중치는 17.5GB, 100B INT4는 50GB입니다. 128GB 모듈에는 적재할 수 있지만, Thor에서 가중치 한 번을 읽는 이론적 하한만 각각 약 64밀리초와 183밀리초입니다. 200Hz 제어의 5밀리초와는 거리가 멉니다. 35B~100B가 로봇에 들어오더라도 매 제어주기에 전부 실행되기보다, 저주기 계획·추론 계층이나 선택적으로 호출되는 전문가로 쓰일 가능성이 높습니다.

NPU는 TOPS가 아니라 양산에서 GPU를 이겨야 합니다

GPU는 모델과 연산자가 빠르게 바뀌는 개발 단계에서 강합니다. CUDA, TensorRT, 카메라·센서 처리, 시뮬레이션, 디버깅을 하나의 경로로 묶습니다. 최신 VLA를 처음 올릴 때 전력보다 포팅 시간이 더 비싸다면 GPU가 합리적인 선택입니다.

NPU는 워크로드가 안정되고 로봇 수량이 늘 때 기회가 생깁니다. 낮은 정밀도와 데이터 재사용에 맞춘 회로로 전력과 원가를 줄일 수 있습니다. 그러나 지원하지 않는 연산 하나 때문에 CPU로 되돌아가거나, 모델이 바뀔 때마다 공급사 엔지니어가 붙어야 한다면 칩의 효율 이득이 사라집니다.

공개 제품도 서로 다른 역할을 보여 줍니다.

• Jetson Thor는 최대 128GB 메모리와 넓은 소프트웨어 스택으로 범용 로봇 컴퓨터를 지향합니다.
• Qualcomm Dragonwing IQ10은 회사 기준 최대 700 TOPS와 별도 safety island, 장기 공급을 앞세운 로봇 SoC입니다. 레퍼런스 디자인은 아직 early access 단계입니다.
• Hailo-10H는 회사 사양 기준 40 INT4 TOPS, 2.5W typical과 LPDDR4/4X를 제시하는 저전력 생성형 AI 가속기입니다.

이 숫자를 한 줄로 세워 순위를 매기면 안 됩니다. sparse FP4, dense INT8, INT4의 TOPS는 같은 단위처럼 보여도 계산 조건이 다릅니다. 전력도 칩, 모듈, 보드의 경계가 다릅니다. 로봇 OEM이 받아야 할 표는 TOPS가 아니라 동일 모델·동일 카메라·동일 정확도에서의 task success, batch-1 p99 지연, 지속 전력, peak memory, thermal throttling입니다.

또한 NPU가 1kHz 안전 제어까지 맡을 필요는 없습니다. TI의 6축 휴머노이드 손 레퍼런스 디자인은 하나의 제어 MCU와 6개 모터 드라이버로 별도 제어 보드를 구성합니다. 큰 AI 모델과 결정론적 모터 제어, 비상정지는 서로 다른 실패 방식과 검증 절차를 갖습니다.

로봇 메모리는 칩 옆의 부품에서 연산 파트너로 바뀝니다

휴머노이드에서 LPDDR는 단순히 저렴한 HBM이 아닙니다. CPU, GPU, NPU가 통합 메모리를 공유하면 카메라 프레임을 여러 번 복사하지 않고 처리할 수 있습니다. 반대로 추론과 센서, 디스플레이, 제어가 같은 대역폭을 다투면 지연이 불규칙해질 수 있습니다. zero-copy가 곧 hard real-time을 뜻하지는 않습니다.

앞으로 중요한 기술은 세 가지입니다.

첫째, 양자화와 혼합 정밀도입니다. 언어·비전 백본은 INT4·INT8로 줄이되 행동 헤드와 정규화, 안전에 민감한 층은 더 높은 정밀도를 유지하는 방식이 유력합니다. 모델 전체를 같은 비트로 줄이는 것보다 실제 과제 성공률을 보존하는 레이어별 설계가 중요합니다.

둘째, 비동기 추론과 행동 묶음입니다. 상위 모델이 느리게 생각하는 동안 빠른 정책이 최신 센서에 반응하고, 저수준 제어기가 균형을 유지합니다. 이는 더 큰 모델을 넣기 위한 편법이 아니라 로봇의 시간축을 맞추는 기본 구조가 됩니다.

셋째, 메모리 근처 연산입니다. 삼성전자가 FMS 2026에서 제시한 구도도 클라우드 AI에는 차세대 HBM, 엣지 AI에는 LPDDR5X-PIM·LPDDR6·UFS 5.0을 구분합니다. LPDDR5X-PIM은 메모리 안에서 일부 행렬·벡터 연산을 처리해 데이터 이동을 줄이는 방향입니다. 아직 휴머노이드의 검증된 기본 구성은 아니지만, 전력의 상당 부분이 데이터 이동에서 생기는 로봇에는 분명한 옵션가치가 있습니다.

HBM·HBF·HBS의 서로 다른 시계에서 살펴봤듯 새 메모리 기술은 발표, 샘플, 고객 인증, 양산을 나눠 봐야 합니다. PIM과 chiplet도 표준이나 데모가 있다는 이유만으로 로봇 양산 경제성이 입증된 것은 아닙니다.

향후 3~5년은 거대 모델보다 계층화와 메모리 코디자인이 앞섭니다

2026~2027년에는 2B~7B 상위 모델과 수천만~수억 파라미터의 빠른 정책을 결합하는 구성이 주류가 될 가능성이 높습니다. 범용 GPU·SoC가 개발 플랫폼을 장악하고, 저전력 NPU는 지각·always-on·고정 정책을 보조하는 방식으로 들어갈 가능성이 큽니다.

2027~2029년에는 로봇의 작업이 고정되고 양산 수량이 늘면서 전력과 BOM 최적화가 중요해집니다. 이때 NPU는 범용 GPU를 완전히 없애기보다 반복되는 비전·행동 모델을 넘겨받고, host의 크기와 냉각을 줄이는 방향으로 자리 잡을 수 있습니다. 승자는 가장 높은 TOPS를 가진 회사가 아니라 새로운 VLA를 짧은 시간에 포팅하고, 양자화 뒤 과제 성공률을 보존하며, 장기 공급과 안전문서를 제공하는 회사입니다.

2029~2031년에는 20B~35B급 모델이 고수준 계획 계층에 선택적으로 들어오고, PIM·chiplet·압축 모델이 옵션으로 커질 수 있습니다. 100B dense 모델을 온로봇 기본값으로 두는 시나리오는 메모리 적재보다 대역폭·지연·전력에서 먼저 막힐 가능성이 높습니다. 클라우드 연결은 학습과 드문 복잡 추론을 보완하겠지만 통신 단절, 프라이버시, 안전 때문에 빠른 폐루프를 대신하지는 못합니다.

가장 강한 반대논리도 있습니다. 휴머노이드 양산이 늦어지는 동안 NVIDIA와 Qualcomm이 칩, SDK, 모델, 안전 기능을 묶어 독립 NPU의 가격을 압축할 수 있습니다. 또 고객별 커스텀 연산과 검증 지원이 누적되면 반도체 회사가 저마진 용역회사로 변할 수 있습니다. PIM과 chiplet이 기술적으로 작동해도 로봇 물량이 패키징 NRE를 회수하지 못할 수 있습니다.

VC가 물어야 할 것은 TOPS가 아닙니다

로봇 AI 가속기 회사를 볼 때는 다음 순서가 더 유효합니다.

1. 대표 VLA·비전 모델 세 개를 동일 정확도로 실제 로봇 trace에서 돌렸습니까?
2. 카메라 수가 늘 때 batch-1 p99 지연, peak memory, 지속 전력이 어떻게 변합니까?
3. 지원하지 않는 연산 때문에 CPU·GPU로 되돌아가는 critical path가 몇 퍼센트입니까?
4. 첫 포팅과 모델 업데이트에 몇 명이 몇 주를 씁니까?
5. 칩뿐 아니라 DRAM, host, PMIC, PCB, 냉각, 라이선스를 합친 BOM이 줄어듭니까?
6. 유료 NRE, board design freeze, 구매주문, 반복 출하로 이어진 design-win이 있습니까?
7. 산업온도, 기능안전, 장기 공급, field return 자료가 있습니까?

평가보드, MOU, 공동 데모는 기술 관심의 증거입니다. 양산의 증거는 아닙니다. 휴머노이드용 NPU의 진짜 전환점은 “이 모델이 돌아갑니다”가 아니라 “고객이 이 칩을 넣은 같은 보드를 반복 생산합니다”가 되는 순간입니다.

맺으며

휴머노이드의 AI 칩은 데이터센터 GPU의 축소판이 아닙니다. 데이터센터가 HBM으로 더 많은 데이터를 움직인다면, 로봇은 모델을 여러 시간축으로 나누고 LPDDR 안의 불필요한 이동을 줄여 배터리 시간을 삽니다.

현재 공개 근거가 지지하는 온로봇 모델의 중심은 2B~7B입니다. 20B~35B는 고수준 계층의 선택지로 들어올 수 있지만, 100B를 매 제어주기에 돌리는 그림은 적어도 지금의 전력과 메모리 대역폭에서는 현실적 기본값이 아닙니다. 앞으로의 경쟁은 모델 크기와 TOPS의 숫자 경쟁보다 계층화, 양자화 후 행동 품질, 메모리 이동, 포팅 비용, 안전한 양산에서 갈릴 가능성이 높습니다.

---

자료 기준일은 2026년 8월 27일입니다. 제품 성능은 각 회사의 공식 발표·데이터시트 기준이며, 서로 다른 정밀도·희소성·전력 경계의 수치를 직접 순위화하지 않았습니다. 미래 모델 메모리와 대역폭 수치는 공개 사양을 바탕으로 한 계산 시나리오이며 실제 배치 성능을 뜻하지 않습니다.